Bielefeld University Logo
Center of Excellence Cognitive Interaction Technology

RAPTOR2000

Skalierbarkeit durch den Einsatz neuer Module

RAPTOR2000 stellt die Basisfunktionen für die prototypische Realisierung mikroelektronischer Schaltungen zur Verfügung. Sechs unabhängige Modulsteckplätze, die jeweils über 456 Signalleitungen mit der Basisplatine verbunden sind, können variabel bestückt werden. Jedes Modul wird in einem systeminternen Multi-Master-Bussystem (Lokalbus) als eigenständiger Teilnehmer verwaltet. Über diese Schnittstelle findet sowohl die Kommunikation zwischen den Modulen als auch die Kommunikation mit dem Host-Rechner statt. Ein Broadcast-Bus ermöglicht die gleichzeitige Übertragung von Daten an mehrere Module. Zusätzlich bietet jeder Modulsteckplatz frei konfigurierbare Signalverbindungen zu den benachbarten Modulen, über die die Module untereinander mit einer Bandbreite von mehr als 10 GBit/s kommunizieren können.

Einsatzgebiete

  • SoC Prototyping
  • Hardware/Software-Co-Verifikation
  • FPGA-Computing
  • Dynamische Rekonfiguration

Modulsteckplätze

  • 6 Modulsteckplätze
  • 456 Signalleitungen zum Trägersystem
  • 32 Bit Lokalbus-Zugang (1,6 GBit/s)
  • 75 Bit Broadcast-Bus-Zugang (4,3 GBit/s)
  • Je 128 Direktverbindungen zum linken und rechten Nachbarmodul (10 GBit/s)
  • Stabilisierte Spannungsversorgungen (5V; 3,3V; 2,5V; 1,8V)

FPGA-Konfiguration

  • Hardwareimplementierung des SelectMAP-Konfigurations-Mechanismus
  • (Re-)Konfigurationsdatenrate: 50 MByte/s
  • Konfigurationsdaten können sich innerhalb oder außerhalb des RAPTOR2000-Systems befinden
  • Beliebiger interner oder externer Master kann Rekonfigurationsprozess anstoßen (Auch Selbstrekonfiguration)
  • Partielle, dynamische und vollständige Rekonfiguration

PCI-Bus-Anbindung

  • 32 Bit PCI-Bus-Schnittstelle mit PLX PCI9054
  • Enge Kopplung von PCI-Bus und systeminternem Multi-Master-Lokalbus
  • Umfangreiche FIFO-Speicher zur Entkopplung der Datentransfers
  • Master-, Slave- und DMA-Transfers
  • 2 programmierbare DMA-Kanäle
  • Interrupt-Verarbeitung
  • 64 kByte Dual-Port SRAM-Speicher auf der Basisplatine direkt adressierbar

Kontroll-Logik

  • 2 Xilinx XC95288 CPLDs
  • Lokalbus Arbiter (14 Master)
  • Lokalbus Adressdekodierung (16 Slaves)
  • Programmierbarer Systemtakt-Generator
  • Diagnoseeinheit